

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-101659

(43)Date of publication of application : 13.04.2001

(51)Int.Cl.

G11B 7/004

G11B 20/10

(21)Application number : 11-281171

(71)Applicant : SHARP CORP

(22)Date of filing : 01.10.1999


(72)Inventor : FUJIWARA TSUNEO

## (54) OPTICAL DISK RECORDING AND REPRODUCING DEVICE

### (57)Abstract:

**PROBLEM TO BE SOLVED:** To provide an optical disk recording/reproducing device capable of producing the sampling clock subjected to phase control while the accurate phase information is obtained in the optical disk whereon the address information showing the same recording/reproducing position is multiplex recorded (or recorded by plural address patterns).

**SOLUTION:** The address information showing the same recording/reproducing position is recorded twice (1st address, 2nd address) on the optical disk 2. By a 2nd phase control means 14, the sampling timing to digitize the 1st address is made to the optimum phase. The sampling timing to digitize the 2nd address is made to the optimum phase by a 3rd phase control means 15. These 2nd and 3rd phase control means are composed of separate circuits each other.



## LEGAL STATUS

[Date of request for examination]

11.01.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3658252

[Date of registration]

18.03.2005

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2001-101659

(P2001-101659A)

(43) 公開日 平成13年4月13日 (2001.4.13)

(51) Int.Cl.<sup>7</sup>

G 1 1 B 7/004  
20/10

識別記号

3 2 1

F I

G 1 1 B 7/004  
20/10

テマコード\* (参考)

Z 5 D 0 4 4

B 5 D 0 9 0

3 2 1 A

審査請求 未請求 請求項の数 7 O L (全 13 頁)

(21) 出願番号

特願平11-281171

(22) 出願日

平成11年10月1日 (1999. 10. 1)

(71) 出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72) 発明者 藤原 恒夫

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(74) 代理人 100103296

弁理士 小池 隆彌

Fターム(参考) 5D044 AB01 BC04 CC04 DE03 DE17

DE38 DE73

5D090 AA01 CC01 CC04 CC14 CC16

DD03 DD05 EE15 EE17 GG03


GG23 HH01 LL08

(54) 【発明の名称】 光ディスク記録再生装置

(57) 【要約】

【課題】 同一記録再生位置を示すアドレス情報が多重記録 (または複数のアドレスパターンにより記録) されている光ディスクにおいて、正確な位相情報が得て、位相制御のなされたサンプリングクロックを生成することのできる光ディスク記録再生装置を提供する。

【解決手段】 光ディスク 2 には同一記録再生位置を示すアドレス情報が 2 回 (第 1 アドレス、第 2 アドレス) 記録されている。第 2 の位相制御手段 1 4 は、第 1 アドレスをデジタル化するサンプリングタイミングを最適な位相とする。第 3 の位相制御手段 1 5 は、第 2 アドレスをデジタル化するサンプリングタイミングを最適な位相とする。この第 2 の位相制御手段と第 3 の位相制御手段は別個の回路からなる。



**【特許請求の範囲】**

**【請求項 1】** 光ディスク上の同一の記録再生位置を示すアドレス情報が、複数回予め記録された光ディスクに対して、情報データの記録、再生、消去の少なくとも 1 つを行う光ディスク記録再生装置において、前記複数回記録された各アドレス情報をデジタル化するためのサンプリングタイミングを、各アドレス情報毎に変化させ、それぞれ最適な位相となるよう調整する位相制御手段を具備することを特徴とする光ディスク記録再生装置。

**【請求項 2】** 請求項 1 に記載の光ディスク記録再生装置において、前記光ディスクは、クロックマークを用いた外部クロック方式の光ディスクであることを特徴とする光ディスク記録再生装置。

**【請求項 3】** 請求項 1 または請求項 2 に記載の光ディスク記録再生装置において、前記各アドレス情報は、記録トラックの片側側壁のウォブルにより記録されていることを特徴とする光ディスク記録再生装置。

**【請求項 4】** 請求項 1 乃至請求項 3 のいずれかに記載の光ディスク記録再生装置において、前記位相制御手段は、各アドレス情報毎に独立して設けられており、各アドレス情報の再生信号を用いて位相制御を行うことを特徴とする光ディスク記録再生装置。

**【請求項 5】** 請求項 1 乃至請求項 4 のいずれかに記載の光ディスク記録再生装置において、前記位相制御手段は、前記アドレス情報の 2 値化再生信号と、前記アドレス情報のビット周期と等しい周波数のクロックとの位相差を検出する位相差検出手段と、該位相差検出手段の出力を平滑化する平滑化手段と、各アドレス情報のタイミングを出力するタイミング生成手段と、該タイミング生成手段の出力するタイミングにおいて、前記平滑化手段の出力を保持する保持手段と、該保持手段の出力によってサンプリングタイミングを示すクロックの位相を制御するクロック位相制御手段と、を具備することを特徴とする光ディスク記録再生装置。

**【請求項 6】** 光ディスク上の同一の記録再生位置を示すアドレス情報が、記録トラックの片側の側壁をウォブルさせることで複数回予め記録されており、且つ、各アドレス情報毎にクロックマークが少なくとも 1 つ記録されている光ディスクに対して、情報データの記録、再生、消去の少なくとも 1 つを行う光ディスク記録再生装置において、タンジェンシャルプッシュプル信号に基づき、クロックマークを再生するクロックマーク検出手段と、ラジアルプッシュプル信号に基づき、複数のアドレス情報を再生するアドレス情報検出手段と、

前記クロックマークの再生信号に基づき、前記クロックマークに位相が合っており、前記アドレス情報のビット周期と等しい周波数のクロックを生成するクロック生成手段と、

前記複数のアドレス情報それぞれに対して設けられ、前記アドレス情報検出手段から出力された前記アドレス情報の 2 値化再生信号と前記クロックとに基づき、前記アドレス情報信号のサンプリングクロックを生成するとともに、そのサンプリングクロックを用いて前記アドレス情報をサンプリングするサンプリング手段と、を具備し、

各サンプリング手段は、

前記アドレス情報の 2 値化再生信号と前記クロックの位相誤差を検出する位相差検出手段と、

前記位相差検出手段の出力を平滑化する平滑化手段と、対応するアドレス情報のタイミングを出力するタイミング生成手段と、

前記タイミング生成手段の出力するタイミングにおいて、前記平滑化手段の出力を保持する保持手段と、該保持手段の出力によって、サンプリングタイミングを示す前記サンプリングクロックの位相を制御するクロック位相制御手段と、を具備することを特徴とする光ディスク記録再生装置。

**【請求項 7】** 請求項 5 または請求項 6 に記載の光ディスク記録再生装置において、前記タイミング生成手段は、アドレス情報信号を識別するアドレス識別手段と、前記アドレス情報の 2 値化再生信号のエラーを検出するエラー検出手段と、を具備し、前記アドレス識別手段により所定のアドレス情報信号と識別され、且つ、前記エラー検出手段によりエラーがないと判断された時点で前記タイミングを出力することを特徴とする光ディスク記録再生装置。

**【発明の詳細な説明】****【0001】**

**【発明の属する技術分野】** 本発明は、光ディスク上の同一の記録再生位置を示すアドレス情報が複数回記録されている光ディスクから、アドレス情報を正確に読み出すことのできる光ディスク記録再生装置に関するものである。

**【0002】**

**【従来の技術】** 光ディスクには、記録再生を行う領域（セクタ）を光ディスク記録再生装置が把握できるように、アドレス情報がプリフォーマットされている。

**【0003】** このアドレス情報のプリフォーマットの方式には様々あるが、アドレス情報の再生確率を向上させるため、同一セクタを指すアドレス情報信号を複数回記録するいわゆるアドレス情報の多重記録が知られている。

**【0004】** アドレス情報が 1 回しか記録されていない

場合、光ディスクに対してランダムアクセスを行う際に、プリフォーマットされたアドレス情報がエラーして再生できなくなると、目標セクタを見つけないことができず、当該セクタの情報を記録再生することができなくなる。

【0005】しかし、上述のように、アドレス情報の多重記録が行われていると、何らかの要因で1つのアドレス情報にエラーが生じて、他のアドレス情報が再生できれば、セクタを識別することができるので、そのセクタに情報の記録再生を行うことができる。

【0006】

【発明が解決しようとする課題】しかしながら、上述のようにアドレス情報が多重記録されていても、従来の光ディスク記録再生装置では、アドレス情報を正確に読み出すことができないことが多々あった。

【0007】これについて図6を用いて説明する。図6は、アドレス情報を多重記録した光ディスクのフォーマットの一例を示す模式図である。なお、図6のフォーマットは、本願出願人が平成11年特許願第121106号において提案しているフォーマットである。

【0008】図6の光ディスクでは、グループa、ランドbの両方を記録トラックとしている。また、各データエリア102の間に、クロックマーク103、第1アドレス100、クロックマーク104、第2アドレス101、クロックマーク105がこの順に配置されるフォーマットとなっている。

【0009】第1アドレス100、第2アドレス101は、グループaとランドbとの間の側壁の蛇行（ウォブリング）により、予め記録されている。これら第1アドレス100、第2アドレス101は、それぞれ記録トラックにおける片側の側壁のウォブリングにより記録されており、そのウォブリングする側（サイド）は互いに異なっている。また、クロックマーク103、104、105は、各トラックの両壁を急激に且つ大きく同一方向にウォブリングさせることで記録されており、擬似的には、ランドbにおける凹部、グループbにおける凸部となっている。

【0010】一般に、光ディスク記録再生装置においてアドレス情報を再生するには、アドレス信号に正確に位相同期したタイミングをPLL（フェーズド・ロック・ループ）回路により生成し、該タイミングでアドレス信号のサンプリングを行って、デジタル信号に変換することによって行うが、図6に示したディスクを扱う光ディスク装置は、クロックマーク103、104、105の周期にクロックを同期させるという外部クロック方式の光ディスク装置であり、一般に第1、第2アドレス100、101における同期パターンのビット数が少ないため、そこで位相を揃えることは困難である。

【0011】そこで、例えば、クロックマーク103、104、105の再生信号および第1アドレス100全

体の再生信号および第2アドレス101全体の再生信号を用いて、アドレス信号と位相が一致したクロックをPLL回路によって生成し、サンプリングタイミングとして用いることが考えられる。なお、このサンプリングタイミングは、アドレス信号の各ビットの中心が望ましい。

【0012】しかしながら、このような光ディスク記録再生装置では、多重記録されたアドレス情報のうちの1つのアドレス情報にディフェクト等によるエラーが生じると、正確な位相情報が得られなくなり、すなわち、正確なサンプリングタイミングが得られなくなり、もう一つのアドレス情報を読み出すこともできなくなる。

【0013】また、図6に示したような、トラック側壁を交互にウォブリングして第1アドレス100、第2アドレス101がプリフォーマットされているような光ディスクにおいては、光ディスクと光ピックアップに傾きが生じると光ビームのスポットに収差が発生し、片方の側壁に形成されたアドレス信号の品質が非常に悪くなる。そのような場合、そのアドレス情報が再生できないばかりか、正確な位相情報が得られないため、サンプリングタイミングの位相制御が乱れてしまい、他のアドレス情報を再生する際のサンプリングタイミングをも正確に得ることができず、他のアドレス情報もエラーとなる確率が高くなってしまう。

【0014】さらに、図6に示したような光ディスクの製造するためのマスターディスクは、2本の光ビームを交互にウォブリングしてレジストを感光させ、感光した部分をエッチングによって取り除くことによって製造できるが、2本のビームの制御系、光路などが微妙に違うため2つのアドレス情報の位相を正確に一致させることが難しく、多重記録されたアドレス間で位相がずれていることがあり得る。このような場合、片方のアドレス情報にサンプリングタイミングの位相を合わせると他方のアドレス情報では位相が合わなくなるという不具合が生じ、多重記録のメリットが十分に得られないという問題点があった。

【0015】本発明は、このような問題を解決するものである。同一記録再生位置を示すアドレス情報が多重記録（または複数のアドレスパターンにより記録）されている光ディスクにおいて、正確な位相情報が得て、位相制御のなされたサンプリングクロックを生成することのできる光ディスク記録再生装置を提供することを目的とする。

【0016】

【課題を解決するための手段】本願の第1の発明の光ディスク記録再生装置は、光ディスク上の同一の記録再生位置を示すアドレス情報が、複数回予め記録された光ディスクに対して、情報データの記録、再生、消去の少なくとも1つを行う光ディスク記録再生装置において、前記複数回記録された各アドレス情報をデジタル化するた

めのサンプリングタイミングを、各アドレス情報毎に変化させ、それぞれ最適な位相となるよう調整する位相制御手段を具備することを特徴とする。

【0017】第2の発明の光ディスク記録再生装置は、第1の発明の光ディスク記録再生装置において、前記光ディスクは、クロックマークを用いた外部クロック方式の光ディスクであることを特徴とする。

【0018】第3の発明の光ディスク記録再生装置は、第1の発明または第2の発明の光ディスク記録再生装置において、前記各アドレス情報は、記録トラックの片側側壁のウォブルにより記録されていることを特徴とする。

【0019】第4の発明の光ディスク記録再生装置は、第1乃至第3のいずれかの光ディスク記録再生装置において、前記位相制御手段は、各アドレス情報毎に独立して設けられており、各アドレス情報の再生信号を用いて位相制御を行うことを特徴とする。

【0020】第5の発明の光ディスク記録再生装置は、第1の発明乃至第4の発明のいずれかの光ディスク記録再生装置において、前記位相制御手段は、前記アドレス情報の2値化再生信号と、前記アドレス情報のビット周期と等しい周波数のクロックとの位相差を検出する位相差検出手段と、該位相差検出手段の出力を平滑化する平滑化手段と、各アドレス情報のタイミングを出力するタイミング生成手段と、該タイミング生成手段の出力するタイミングにおいて、前記平滑化手段の出力を保持する保持手段と、該保持手段の出力によってサンプリングタイミングを示すクロックの位相を制御するクロック位相制御手段と、を具備することを特徴とする。

【0021】第6の発明の光ディスク記録再生装置は、光ディスク上の同一の記録再生位置を示すアドレス情報が、記録トラックの片側の側壁をウォブルさせることで複数回予め記録されており、且つ、各アドレス情報毎にクロックマークが少なくとも1つ記録されている光ディスクに対して、情報データの記録、再生、消去の少なくとも1つを行う光ディスク記録再生装置において、タンジェンシャルプッシュプル信号に基づき、クロックマークを再生するクロックマーク検出手段と、ラジアルプッシュプル信号に基づき、複数のアドレス情報を再生するアドレス情報検出手段と、前記クロックマークの再生信号に基づき、前記クロックマークに位相が合っており、前記アドレス情報のビット周期と等しい周波数のクロックを生成するクロック生成手段と、前記複数のアドレス情報それぞれに対して設けられ、前記アドレス情報検出手段から出力された前記アドレス情報の2値化再生信号と前記クロックとに基づき、前記アドレス情報信号のサンプリングクロックを生成するとともに、そのサンプリングクロックを用いて前記アドレス情報をサンプリングするサンプリング手段と、を具備し、各サンプリング手段は、前記アドレス情報の2値化再生信号と前記クロッ

クの位相差を検出する位相差検出手段と、前記位相差検出手段の出力を平滑化する平滑化手段と、対応するアドレス情報のタイミングを出力するタイミング生成手段と、前記タイミング生成手段の出力するタイミングにおいて、前記平滑化手段の出力を保持する保持手段と、該保持手段の出力によって、サンプリングタイミングを示す前記サンプリングクロックの位相を制御するクロック位相制御手段と、を具備することを特徴とする。

【0022】第7の発明の光ディスク記録再生装置は、第5または第6の発明の光ディスク記録再生装置において、前記タイミング生成手段は、アドレス情報信号を識別するアドレス識別手段と、前記アドレス情報の2値化再生信号のエラーを検出するエラー検出手段と、を具備し、前記アドレス識別手段により所定のアドレス情報信号と識別され、且つ、前記エラー検出手段によりエラーがないと判断された時点で前記タイミングを出力することを特徴とする。

#### 【0023】

【発明の実施形態】ここでは、図6に示したフォーマットの光ディスクに対して情報の記録、再生、消去の少なくとも1つを実行する光ディスク記録再生装置に、本発明を適用した場合について説明する。

【0024】図1は、本実施形態の光ディスク記録再生装置の構成を説明する概略ブロック図である。

【0025】図1の光ディスク記録再生装置では、スピンドルモータ1により回転させた光ディスク2に、光ピックアップ3により集光した光ビームを光ディスク2の案内溝に沿って照射する。そして、光ディスク2により反射された反射光を、光ピックアップ3内の光ディテクタにより受光して、その出力に基づき、信号処理回路4がディスクの半径方向のプッシュプル信号であるラジアルプッシュプル信号5と円周方向のプッシュプル信号であるタンジェンシャルプッシュプル信号6を生成する。アドレス復号用信号生成部24は、上記ラジアルプッシュプル信号5とタンジェンシャルプッシュプル信号6を受けて、第1アドレス復号用信号22と第2アドレス復号用信号23を生成する。なお、これら第1アドレス復号用信号22、第2アドレス復号用信号23は図示していない復号回路により復号されてそれぞれ第1アドレス信号、第2アドレス信号となる。

【0026】以下、このような本実施の形態の光記録再生装置の構成について、

- ①アドレス復号用信号生成部24
- ②アドレス復号用信号生成部24における第1の位相制御手段9
- ③アドレス復号用信号生成部24における第2の位相制御手段14、第3の位相制御手段15
- ④タイミング生成手段13、25
- ⑤光ピックアップ3及び信号処理回路4について順に説明する。

## ①アドレス復号用信号生成部 24

上述のように、アドレス復号用信号生成部 24 は信号処理回路 4 (詳細は後述する) からのラジアルプッシュプル信号 5 及びタンジェンシャルプッシュプル信号 6 を受けて第 1 アドレス復号用信号 22 及び第 2 アドレス復号用信号 23 を生成する。以下、ここでの処理動作について説明する。

【0027】まず、入力されてきたタンジェンシャルプッシュプル信号 6 を、2 値化回路 7 (クロックマーク検出手段) により所定のスライスレベルを用いて 2 値化して、クロックマーク信号 8 を生成する。続いて、第 1 の位相制御手段 9 (クロック生成手段: 詳細は後述する) により、上記クロックマーク信号 8 に位相が一致し、後述するアドレス信号 12 のビット周期と等しい周波数のクロック 10 を生成する。

【0028】一方、2 値化回路 11 (アドレス情報検出手段) ではラジアルプッシュプル信号 5 を 2 値化してアドレス信号 12 (アドレス情報の 2 値化再生信号) を生成する。上記したクロック 10 はクロックマーク信号 8 とは位相同期しているが、アドレス信号 12 とは両者の再生系が異なるため位相が一致しておらず、ある一定の位相差をもっている。

【0029】そこで、タイミング生成手段 (第 1 のタイミング生成手段 13, 第 2 のタイミング生成手段 25 と称する (詳細は後述する)) により、第 1 アドレス、第 2 アドレスの領域内においてタイミング信号、すなわち第 1 アドレスの領域であることを示す第 1 アドレスタイミング 18 と第 2 アドレスの領域であることを示す第 2 アドレスタイミング 19 を生成するとともに、後述する第 2 の位相制御手段 14 及び第 3 の位相制御手段 15

(詳細は後述する) により、第 1 のアドレス、第 2 のアドレスのそれぞれの領域において、上記クロック 10 とアドレス信号 12 の位相差を検出してその位相差に対応してクロック 10 を遅延させ、サンプリングに適した位相の第 1 のサンプリングクロック 16、第 2 のサンプリングクロック 17 を生成する。

【0030】そして、第 1 のサンプリングクロック 16 をクロック入力とするフリップフロップ 20 により、アドレス信号 12 をサンプリングすることによって、その正確なデジタル化を実行でき、第 1 アドレス復号用信号 22 を生成する。また、第 2 のサンプリングクロック 17 をクロック入力とするフリップフロップ 21 によってアドレス信号 12 をサンプリングすることによって、その正確なデジタル化を実行でき、第 2 アドレス復号用信号 23 を生成する。

【0031】なお、ここで、第 2 の位相制御手段 14、第 1 のタイミング生成手段 13、フリップフロップ 20、及び、第 3 の位相制御手段 15、第 2 のタイミング生成手段 25、フリップフロップ 21 は、それぞれサンプリング手段を構成している。

【0032】次に、上記の動作を図 2 の概略波形図を用いて説明する。

【0033】図 2 (A) は、信号処理回路 4 からのラジアルプッシュプル信号 6、図 2 (B) は信号処理回路 4 からのタンジェンシャルプッシュプル信号 5、図 2

(C) は 2 値化回路 7 によって (A) のラジアルプッシュプル信号 6 を 2 値化したクロックマーク信号 8、図 2 (D) は (B) のタンジェンシャルプッシュプル信号 5 を 2 値化回路 11 によって 2 値化したアドレス信号 12 である。

【0034】(D) のアドレス信号 12 には図示したように、第 1 アドレス部からの信号、第 2 アドレス部からの信号が連続して現われるが、それらの位相はずれているため、第 1 アドレスにとって最適なサンプリングタイミングと、第 2 アドレスにとって最適なサンプリングタイミングは異なっている。

【0035】また、図 2 (E) は上述の第 1 の位相制御手段 9 により生成されるクロック 10 で、(C) のクロックマーク信号 8 に立ち上がり位相同期している。

【0036】図 1 中の第 2 の位相制御手段 14 は (D) のアドレス信号中の第 1 アドレス部において、クロック 10 とアドレス信号 12 のエッジの位相差  $\alpha$  を比較し、その結果に基づいて図 2 (F) のような第 1 アドレスのビット中心で立ち上がるような第 1 アドレス用サンプリングクロック 16 を生成し出力する。

【0037】また、上記第 3 の位相制御手段 15 は図 2 (D) で示したアドレス信号 12 の第 2 アドレス部において、クロック 10 とアドレス信号 12 のエッジの位相差  $\beta$  を比較し、その結果に基づいて図 2 (G) に示したような第 2 アドレスのビット中心で立ち上がるような第 2 アドレス用サンプリングクロック 17 を生成し出力する。

【0038】したがって、第 1 アドレス用サンプリングクロック 16 はアドレス信号 12 中の第 1 アドレス部に対して最適なサンプリングタイミングとなり、第 2 アドレス用サンプリングクロック 17 はアドレス信号 12 中の第 2 アドレス部に対して最適なサンプリングタイミングとなる。このため、第 1 アドレス部と第 2 アドレス部の位相がずれていても問題ない。また、例えばアドレス信号 12 中の第 1 アドレス部の信号品質がディスク表面の傷や光ビームとディスクの傾きなどによって悪くなくても、上記第 2 の位相制御手段 15 はアドレス信号 12 中の第 2 アドレス部のみを使用して第 2 アドレス用サンプリングクロック 17 を生成するので、第 2 アドレスの再生に影響を与えることがなく、逆に第 2 アドレス部の信号品質が悪い場合でも第 1 アドレスの再生に影響を与えることが無いため、アドレス多重記録の効果が十分に得られる。

【0039】以上説明したように、本実施の形態の光記録再生装置では、第 1 アドレス及び第 2 アドレスの再生

に際して、それぞれ別個に位相制御を行って、サンプリングを実行するため、何らかの要因でどちらかのアドレスにエラーが生じて、他のアドレス情報を正確に再生することが可能となる。また、クロックマークを用いた外部クロック方式の光ディスクにおいて正確に位相制御されたサンプリングクロックを用いた再生が可能となる。

②アドレス復号用信号生成部24における第1の位相制御手段9

図5は、第1の位相制御手段9の構成例を示す概略ブロック図である。第1の位相制御手段9は、位相誤差検出器5-1、チャージポンプ5-2、積分型ループフィルタ5-3、VCO5-4、第1の分周器5-5、第2の分周器5-6からなっている。

【0040】位相誤差検出器5-1により、入力されてきたクロックマーク信号8と第1の分周器5-5の出力との位相誤差を検出し、得られた位相誤差によりチャージポンプ5-2を駆動して、積分型ループフィルタ5-3に電荷をチャージする。VCO5-4は、積分型ループフィルタ5-3の出力を受けて、それに応じたパルス信号を第1の分周器5-5に出力する。第1の分周器5-5はそのパルス信号を分周してクロックマーク信号8と同一の周波数の信号を出力する。このようなループ制御により、クロックマーク信号8とVCO5-4の出力の位相が常に一致するように制御できる。

【0041】また、VCO5-4の出力は第2の分周器5-6へも入力されており、第2の分周器5-6の分周比率を適当に選んでおけば、第2の分周器5-6の出力（クロック10）を、アドレス信号12のビット周期と周波数が等しく、クロックマーク信号と位相の等しいものとすることができる。

③アドレス復号用信号生成部24における第2の位相制御手段14、第3の位相制御手段15

図3は、第2の位相制御手段14及び第3の位相制御手段15の具体的な構成例を示す概略回路図である。

【0042】なお、このような図3の構成においては、後述する両エッジ検出手段3-3、立ち上がりエッジ検出手段3-6、カウンタ3-8、レジスタ3-11が、アドレス情報の2値化再生信号（アドレス信号12）とクロック10との位相差を検出する位相差検出手段を、移動平均演算手段3-12が平滑化手段を、レジスタ3-14が保持手段を、さらに、位相制御手段3-18がクロック位相制御手段を構成している。

【0043】以下、この図3に基づいてその動作を説明する。但し、第2、第3の位相制御手段14、15は、そこに入力する信号（第1アドレスタイミング18と第2アドレスタイミング19）及びそこから出力（第1アドレス用サンプリングクロック16、第2アドレス用サンプリングクロック17）はそれぞれ異なっているが、処理動作は同様であるため、ここでは、第2の位相制御

手段14について説明し、第3の位相制御手段15については説明を省略する。

【0044】第2の位相制御手段14には、クロック10、アドレス信号12、第1のアドレスタイミング18、及び、図1では図示されていないがクロック10に比べて十分に大きな周波数のシステムクロックが入力される。このシステムクロックとしては、例えば、上述のVCO5-4（図5参照）の出力を分周せずに用いればよい。

【0045】3-3は両エッジ検出手段であり、2個のフリップフロップ3-1及びEXORゲート3-2を用いて、システムクロックの連続する2つのクロックタイミングでのアドレス信号12の値が異なる時点、即ちアドレス信号12の各パルスの両エッジを検出し、両エッジパルス3-4を出力する。

【0046】3-6は、立ち上がりエッジ検出手段であり、2個のフリップフロップ3-1及びANDゲート3-5を用いて、システムクロックの連続する2つのクロックタイミングでのクロック10の値が0、1となる時点、即ちクロック10の立ち上がりを検出し、立ち上がりエッジパルス3-7を出力する。

【0047】カウンタ3-8は、システムクロックの立ち上がりでカウントアップし、CLR入力に入力されるアドレス信号の両エッジパルス3-4でカウンタの値がリセットされるようになっている。またカウンタ3-8はアドレス信号のビット周期に対応したシステムクロック数で、カウントを折り返すように設計されている。本例では、アドレス信号のビット周期はシステムクロック周期の16倍であるとする。従って、カウンタ3-8は4ビットカウンタで、0～15までカウントした後は再び0に戻る。

【0048】また、カウンタ3-8の後段に設けられたレジスタ3-10は、データ入力の値を、EN（イネーブル）入力がHighレベルのとき保持する。レジスタのEN入力にはクロック10の立ち上がりエッジパルス3-7が、データ入力にはカウンタの出力3-9が入力されるようになっている。

【0049】このような構成により、カウンタ3-8がアドレス信号12のエッジパルス3-4までシステムクロック数をカウントしていき、クロック10の立ち上がりパルス3-7においてそのカウント値がレジスタ3-10に入力されることになるので、結局、レジスタ3-10には、クロック10の立ち上がりエッジパルス3-7とアドレス信号のエッジパルス3-4との時間差つまり位相差がシステムクロックを単位として保持されることになる。

【0050】本実施の形態では2値化アドレス信号12のビット周期はシステムクロック周期の16倍なので、各ビットのセンターが最適なサンプリング点と考えると、レジスタの値が7あるいは8のときクロック10の

立ち上がりエッジパルス3-7が最適なサンプリングタイミングとなる。

【0051】次に、レジスタ3-10の出力3-11は移動平均値演算手段3-12に inputsする。移動平均値演算手段3-12は、レジスタ3-10の出力3-11即ち位相誤差の移動平均を出力する。移動平均はある期間の平均で、ローパスフィルタと同様である。

【0052】移動平均値演算手段3-12はレジスタ3-14に接続されており、レジスタ3-14のEN入力がHighのとき、レジスタ3-14は移動平均値演算手段3-12の出力値を保持する。このEN入力には第1アドレスタイミング18が入力されるので、レジスタ3-14は第1アドレスタイミング18が入力される以前の所定期間の平均を保持することになる。

【0053】第1アドレスタイミング18あるいは第2アドレスタイミング19はタイミング信号生成部13によって後述する方法で生成され、第1アドレス用のタイミング信号は第1アドレス領域の後部で、第2アドレス

タイミング信号19は第2アドレス領域の後部で出力されるので、レジスタ3-14は各アドレス領域の位相誤差の平均を保持することになる。

【0054】レジスタ3-14の後段には、クロックセクタ3-16、シフトレジスタ3-17からなる位相制御手段3-18が配置されている。ここで、レジスタ3-14の出力3-15は、セクタ3-16のSEL入りに接続されており、クロックセクタ3-16のIN0~IN15入力には、クロック10をシフトレジスタ3-17でシフトした16個のクロックが入力されている。したがって、クロックセクタ3-16はSEL入力に入力される位相差に対応して、1システムクロック単位で遅延されたクロック群から最も最適サンプリングタイミングに近いものを、以下の表1にしたがって選択してサンプリングクロックとして出力する。

【0055】

【表1】

SEL入力	選択出力
0	IN8
1	IN7
2	IN6
3	IN5
4	IN4
5	IN3
6	IN2
7	IN1

SEL入力	選択出力
8	IN0
9	IN15
10	IN14
11	IN13
12	IN12
13	IN11
14	IN10
15	IN9

したがって、クロックセクタ3-16の出力は、アドレス信号12のサンプリングクロックとして最適な位相となる。

#### ④タイミング生成手段13, 25

図6に示した光ディスクのフォーマットでは、アドレス領域以外ではアドレスがプリフォーマットされていないため、アドレス信号12はラジアルプッシュプル信号5に含まれるノイズを2値化したものとなり、そのエッジの位相情報はアドレス信号のサンプリングタイミングとは全く関係がない。したがって、上記第1のタイミング生成手段13、第2のタイミング生成手段25によって生成する第1アドレスタイミング18、第2アドレスタイミング19は、必ずそれぞれのアドレス領域で出力されなければならない。図6に示した光ディスクのフォーマットでは、アドレス情報は所定の間隔で記録されているので、システムクロック等をカウントすることでアドレス領域の後部にタイミング信号を出力することは可能であるが、以下のような方法でタイミングを生成するとより確実に所定のアドレス領域のみでタイミングを出力することができる。

【0056】ここでは、タイミング信号を正確に出力するために、アドレス情報に付加して記録されているエラー検出符号の検出結果を用いる。つまり、同期用パター

ンを起点としてアドレス情報を復号し、その結果が所定のアドレスであり、かつエラー検出符号によるエラー検出の結果エラーがないことが判明した時点で所定のアドレス用タイミング信号を出力する。このようにすれば、必ず所定のアドレス領域の後部で出力がなされ、アドレス領域以外で誤ったタイミング信号を出力してしまうことを防ぐことができる。また、復号結果にエラーがない場合のみタイミング信号が出力されるので、アドレス信号が傷などにより劣化していない場合のみタイミング信号が出力されることになり、より正確な位相誤差を得ることができる。

【0057】図4は、上記のような方法を用いるタイミング生成手段13, 25の具体的な構成例を示すブロック図である。なお、ここでは、図8(A)に示したフォーマットでアドレス情報が記録されている場合を説明する。また、簡単のため第1アドレスタイミング18に限定して（つまり第1のタイミング生成手段13）説明するが、第2アドレスタイミング19（つまり、第2のタイミング生成手段25）であっても同様である。なお、図4においては、シフトレジスタ4-1、レジスタ4-9、インバータ4-15がアドレス識別手段を構成している。

【0058】図4に示した第1のタイミング生成手段1



3においては、まず入力として第1アドレス復号用信号22が入力される。入力された第1アドレス復号用信号22は、シフトレジスタ4-1と同期パターン検出手段4-2に入力される。同期パターン検出手段4-2は、アドレス情報の先頭に配置されている同期用パターンを検出し、同期パターン検出パルス4-3を出力する。制御パルス生成手段4-4は、同期パターン検出パルス4-3を起点としてデータロードパルス4-5、エラー検出リセットパルス4-6、エラー検出タイミングパルス4-7を生成する。

【0059】シフトレジスタ4-1の出力4-8はレジスタ4-9のDATA入力に接続されておりデータロードパルス4-5がEN入力に入力されている。レジスタ4-9はEN入力がHighのときDATA入力の値を保持する。データロードパルス4-5は、シフトレジスタ4-1に同期パターンに続くアドレスデータ8-3がすべて入力したタイミングで出力されるようになっており、このため、レジスタ4-9には同期パターン8-1に続くアドレスデータ8-3が保持される。ここでは、アドレスデータ8-3の先頭、すなわち同期パターン直後のビットがアドレス識別ビット8-2となっており、そのビットがアドレス識別信号4-10として出力され、アドレス識別ビット8-2が“0”のとき第1アドレス、“1”のとき第2アドレスとしている。

【0060】また、第1アドレス復号用信号22はエラー検出手段4-11に入力され、アドレス情報にエラーがあるか否かチェックされる。本例ではエラー検出符号として以下の生成多項式 $P(X)$ 、

$$P(X) = X^{14} + X^{12} + X^{10} + X^7 + X^4 + X^2 + 1$$

で得られるCRC (Cyclic Redundancy Check) 符号を用いた場合を説明する。

【0061】この場合、エラー検出手段4-11は、図示したように接続されたシフトレジスタ4-12、EXORゲート4-13、NORゲート4-14により構成される。このエラー検出手段4-11では、すべてのシフトレジスタ4-12を“0”にクリアした後、CRC符号の対象となるデータすなわちアドレスデータ8-3とそれに対するCRC符号8-4をすべて入力した時点で、シフトレジスタ4-12の値がすべて0、すなわちNORゲート4-14の出力4-15が“1”になればエラーがないことを意味する。

【0062】従って、制御パルス生成手段4-4は、エラー検出リセットパルス4-6をCRC符号の対象となるデータが入力される直前に出力し、エラー検出タイミングパルス4-7はCRC符号の対象となるデータとCRC符号をすべて入力した時点で出力される。

【0063】NORゲートの出力4-18は、エラー検出タイミングパルス4-7および第1アドレス識別ビット4-10をインバータ4-15で反転した信号4-16とともにANDゲート4-17に入力される。このた

め、ANDゲート4-17は、エラー検出タイミングパルス4-7が出力されたとき、同時にエラー検出手段4-11のシフトレジスタ4-12がすべて0（すなわちエラー無し）で、アドレス識別ビット4-10が“0”

（すなわち第1アドレス）であれば、図8（B）のような第1アドレスタイミング18を出力する。

【0064】以上説明したような第1アドレスタイミング18（及び第2アドレスタイミング19）の生成方法では、アドレスがエラー無しで復号されてはじめてアドレスタイミングが得られ、次のアドレスの再生の際からこの最適なサンプリングタイミングを利用することができる。このため、一番最初の引き込み過程で問題があるように思えるが、サンプリングタイミングがずれていてもサンプリングクロックの周波数は一致しているので、エラー無しで再生できる場合がかなりあり、その時点でサンプリングタイミングが最適な位相となり、以降最適なサンプリングタイミングを保持することができ、実動作上は全く問題ない。

【0065】また、上述したように、このサンプリングタイミングの生成方法によれば、復号結果にエラーがない場合のみタイミング信号が出力されるので、アドレス信号が傷などにより劣化していない場合のみタイミング信号が出力されることになり、より正確な位相誤差を得ることができる。

#### ⑤光ピックアップ3及び信号処理回路4

次に、本実施の形態において使用できる光ピックアップ3及び信号処理回路4の一例を図7を用いて説明する。

【0066】図7は光ピックアップ装置3における4分割光ディテクタ7-1及びその受光量に応じてラジアルプッシュプル信号5、タンジェンシャルプッシュプル信号6を生成する回路を示す図である。

【0067】4分割光ディテクタ7-1は4領域に分割されており、光ディスクからの反射光7-2を各領域で受光することで出力Da、Db、Dc、Ddを送出する。信号処理回路4では、円周方向における出力の差 $((Da + Db) - (Dc + Dd))$ を演算することでタンジェンシャルプッシュプル信号6を得、半径方向（円周方向に直交する方向）出力の差 $((Da + Dd) - (Db + Dc))$ を演算することでラジアルプッシュプル信号5を得る。

【0068】図6のようなフォーマットのディスクを再生した場合には、アドレス情報の再生信号はラジアルプッシュプル信号5により、クロックマークの再生信号はタンジェンシャルプッシュプル信号6により検出できる。

【0069】なお、ここで示した光ピックアップ3及び信号処理回路4は一例であり、これに限るものではない。

【0070】以上、本実施の形態の光ディスク記録再生装置について説明したが、本発明はこれに限るものでは

ない。例えば、本実施の形態では、図6のフォーマットからアドレス信号やクロックマークを再生するために、それぞれラジアルプッシュプル信号、タンジェンシャルプッシュプル信号を用いたが、これ以外の信号例えばトータル信号を用いることも可能である。また、そもそも、図6のフォーマットに限るものでなく、アドレスが多重記録されているものであればどのようなフォーマットであっても良い。

【0071】また、本発明は、同一の記録再生位置を示すアドレス情報が複数の領域に記録されている光ディスクを再生する光ディスク記録再生装置であるが、複数回記録されるアドレス情報はそれぞれ同一の記録再生位置を示す情報であれば良く、それらは全く同一のものでなくとも良い。例えば、図8(A)のフォーマットでは第1アドレスと第2アドレスは識別ビット8-2において異なっているが、これでも本発明の範疇に含まれることは言うまでもない。

#### 【0072】

【発明の効果】本発明では、同一の記録再生位置を示すアドレス情報が多重記録された光ディスクの再生に際して、各アドレス信号それぞれ別個に位相制御を行って、サンプリングクロックを生成するため、各々のアドレス再生信号の位相が異なる場合であっても、各々の最適サンプリングタイミングでサンプリングして復号するので、各々正確に復号を行うことができる。

【0073】また、各々のサンプリングタイミングは、それぞれ独立して生成するので、多重記録しているアドレス信号のいずれかの信号品質が悪い場合でも他のアドレス信号のサンプリングタイミングの生成に影響をあたえることがないので、多重記録のメリットを十分に発揮することができる。

【0074】また、クロックマークを用いた外部クロック方式の光ディスクにおいて正確に位相制御されたサンプリングクロックを用いた再生が可能となる。

【0075】更に、アドレス信号の位相誤差を平滑化するタイミングを指示するアドレスタイミングとして、エラー検出手段による検出の結果、エラーがないことが判明した時点のタイミングを用いれば、必ず所定のアドレス領域の後部で出力がなされ、アドレス領域以外で誤っ

たタイミング信号を出力してしまうことを防ぐことができる。また、復号結果にエラーがない場合のみタイミング信号が出力されるので、アドレス信号が傷などにより劣化していない場合のみアドレスタイミングが生成されることになり、より正確な位相誤差を得ることができる。

#### 【図面の簡単な説明】

【図1】本発明の一実施の形態の光ディスク記録再生装置の構成を示す主要概略ブロック図である。

【図2】図1の光ディスク記録再生装置の動作を説明する波形図である。

【図3】図1における第2の位相制御手段、第3の位相制御装置の一構成例を示す概略ブロック図である。

【図4】図1におけるタイミング生成手段の一構成例を示す概略ブロック図である。

【図5】図1における第1の位相制御手段の一構成例を示す概略ブロック図である。

【図6】本発明が適用される光ディスクの一例を示す拡大模式図である。

【図7】図1における光ピックアップ、信号処理回路の動作を説明する模式図である。

【図8】図6の光ディスクのアドレス情報のフォーマットの一例を示す図である。

#### 【符号の説明】


- 3 光ピックアップ
- 4 信号処理回路
- 5 ラジアルプッシュプル信号
- 6 タンジェンシャルプッシュプル信号
- 8 クロックマーク信号
- 9 第1の位相制御手段
- 10 クロック
- 12 アドレス信号
- 13 第1のタイミング生成手段
- 14 第2の位相制御手段
- 15 第3の位相制御手段
- 19 アドレスタイミング
- 22 第1アドレス復号用信号
- 23 第2のアドレス復号用信号
- 25 第2のタイミング生成手段

[illegible]


```

graph LR
    B[クロックマーク信号B] --> 5-1[位相誤差検出部]
    5-1 --> 5-2[チャージポンプ]
    5-2 --> 5-3[ループフィルタ]
    5-3 --> 5-4[VCO]
    5-4 --> 5-5[第1の分周器]
    5-5 --> 5-6[第2の分周器]
    5-6 --> 10[クロック10]
  
```


【図 2】




【図 6】




【図3】



【図8】



【図4】



【図7】

